ОПТИМИЗАЦИЯ СХЕМЫ КОМПОЗИЦИОННОГО МИКРОПРОГРАММНОГО УСТРОЙСТВА УПРАВЛЕНИЯ С ОБЩЕЙ ПАМЯТЬЮ

A. A. Barkalov, L. A. Titarenko, I. Y. Zelenyova, S. A. Tsololo

Анотація


Предлагается метод уменьшения аппаратурных затрат в схеме композиционного микропрограммного устройства управления с общей памятью при реализации на микросхемах FPGA, с учетом ограничения на число входов LUT элементов. Метод основан на применении двух источников кодов классов псевдоэквивалентных операторных линейных цепей, а также на использовании избыточности встроенных блоков памяти FPGA. Такой подход позволяет уменьшить требуемое число LUT элементов в схеме адресации композиционного устройства, вследствие чего уменьшается площадь кристалла FPGA, занимаемая схемой КМУУ с общей памятью, что позволяет получить реализацию, обладающую меньшей стоимостью, чем известные из литературы аналоги. В статье описан пример применения предложенного метода.

Ключові слова


композиционное микропрограммное устройство управления, операторная линейная цепь, граф-схема алгоритма, FPGA, мультиплексор, логическая схема.

Повний текст:

PDF (Russian)


DOI: http://dx.doi.org/10.15588/1607-3274-2014-1-20



Адреса редакції журналу:
Редакція журналу «РІУ», Запорізький національний технічний університет, 
вул. Жуковського, 64, м. Запоріжжя, 69063, Україна. 
Телефон: 0 (61) 769-82-96 – редакційно-видавничий відділ
E-mail: rvv@zntu.edu.ua

При повному або частковому використаннi матерiалiв посилання на журнал є обов’язковим.